お客様に最適なPSpiceは?

 

OrCAD EE(PSpice)DesignerかOrCAD EE(PSpice)Designer Plusか

 

OrCAD PSpiceのテクノロジーは、お客様のご予算、デザインフロー、そして必要条件に適した機能を有する複数の製品ラインナップからお選びいただけます。OrCAD EE(PSpice)DesignerとOrCAD EE(PSpice)Designer Plusを比較して、どちらがより設計のニーズにマッチするかをご確認してください。

 

OrCAD Lite版では、製品版ソフトウェアのすべての機能を体験でき、制限を受けるのは設計の規模と複雑さの点のみです。

 

  OrCAD Lite

OrCAD EE

(PSpice)

Designer

OrCAD EE

(PSpice)

Designer Plus

PSpiceシミュレーション

DCスイープ、ACスイープ、過渡解析

制限あり

先進的な収束コントロール/オプション

制限あり

アナログ・ビヘイビア・モデル

制限あり

測定用信号エディタ

制限あり

デバイス特性モデル・エディタ

制限あり

対話式波形ビューワ、アナライザ

制限あり

自動収束

制限あり

部分的設計シミュレーション

制限あり

先進的なコントロール・オプション

制限あり

マルチコア・エンジンのサポート

制限あり

カスタム解析/ポスト処理のTclカスタマイズ

制限あり

33,000超のシミュレーション用部品

制限あり

フィッティング曲線

制限あり

ポスト処理の数式サポート

制限あり

PSpiceに新しいCodeモデルを追加するDEDK

制限あり

組み込み6レベルのデジタル・ワーストケースのサポート

制限あり

IBISモデルのサポート

制限あり

周波数応答解析

制限あり

アドバンスド解析

感度: クリティカルな回路部品の識別

制限あり

 

オプティマイザ: 主要回路部品の最適化

制限あり

 

Monte Carlo: 統計的な回路ビヘイビアと歩留まり解析

制限あり

 

Smoke: 部品ストレスの検出

制限あり

 

パラメトリック・プロッター: ネストしたスイープを介したソリューション解析

制限あり

 

       

回路図入力と回路設計

グラフィカル設計、フラット設計、階層化設計

制限あり

ヘテロジニアス・バス/NetGroupのサポート

制限あり

無制限の「Undo/redo」

制限あり

階層化ブロックのダイナミック・アップデート

制限あり

設計の再利用

制限あり

外部の設計/回路の参照

制限あり

Tclのカスタマイズ

制限あり

オンライン・デザイン・ルール・チェック

制限あり

無制限のユーザー定義プロパティ

制限あり

ヘテロジニアス部品/ホモジニアス部品のサポート

制限あり

PCBのフォワード/バックアノテーション

制限あり

回路図部品/ライブラリ・エディタ

制限あり

PCBのクロスプローブとクロス配置

制限あり

FPGAデザイン・インのサポート

制限あり

FPGA双方向のサポート

制限あり

インテリジェントなPDF生成

制限あり

多数のPCBレイアウトツール・フローのサポート

制限あり

Graphical, flat and hierarchical design

制限あり

Heterogeneous bus / NetGroup support

制限あり

Graphical, flat and hierarchical design

制限あり

整列/分散

制限あり